SkyWater

Google主導のプロジェクトでオープンソースのツール環境OpenLaneとSkyWarter PDKが発表され、130nm世代の半導体設計を無料で行うための道が開かれました。 OpenLaneで用意されたサンプルVerilogを使ってRTL→GDSフローを流し、レイアウト結果をKLayoutやmagicのGUIで表示して確認する方法を紹介します。 各工程でどのような処理がなされているかの確認と、新たにVerilog RTLを書いてGDSを生成するまでの方法を紹介します。